## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-270819

(43) Date of publication of application: 20.09.2002

(51)Int,CI.

H01L 29/737 H01L 21/331 H01L 29/732

(21)Application number: 2001-070475

(71)Applicant: ALPS ELECTRIC CO LTD

(22)Date of filing:

13.03.2001


(72)Inventor: IWASAKI CHISATO

#### (54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a hererojunction bipolar transistor superior in high frequency characteristic, while a state in which the leakage between the base and the emitter is markedly small is maintained with high reproducibility.

SOLUTION: A first insulation film 6, which has an opening part on the emitter 13 and covers a part of an outer base, is formed, and an emitter electrode 11 constituted of polycrystalline silicon is connected to the opening part. Sidewall-like second insulating films 8, which cover the upper face of the first insulating film 6 and cover the outer periphery of the side of the emitter electrode 11, are formed, and a third insulation film 10 which covers the whole outer periphery of the second insulation films 8 and the side of the first insulating film 6 is formed. The distance between the emitter 13 and a heavily-doped region 9 of the outer base is regulated in width at the base of the second insulating film 8 and is kept constant. The dummy pattern of the emitter



electrode 11 is used for forming the second insulating film 8, so that a manufacturing method with small dispersion in width and superior reproducibility can be obtained.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-270819 (P2002-270819A)

(43)公開日 平成14年9月20日(2002.9.20)

(51) Int.Cl.7

識別記号

FI H01L 29/72 テーマコート\*(参考) H 5 F 0 O 3

S

H 0 1 L 29/737 21/331

29/732

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出願番号

特願2001-70475(P2001-70475)

(22)出顧日

平成13年3月13日(2001.3.13)

(71)出願人 000010098

アルプス電気株式会社

東京都大田区雪谷大塚町1番7号

(72)発明者 岩崎 千里

東京都大田区雪谷大塚町1番7号 アルブ

ス電気株式会社内

Fターム(参考) 5F003 AZ03 BB06 BB07 BC08 BE07

BF06 BG06 BH07 BH93 BH99

BM01 BP34 BP94 BS05 BS06


**BS08** 

#### (54) 【発明の名称】 半導体装置およびその製造方法

#### (57) 【要約】

【課題】 ベース/エミッタ間のリーク電流が充分に小さい状態を再現性良く維持しながら、高周波特性に優れたヘテロ接合バイポーラトランジスタを提供する。

【解決手段】 エミッタ13上に開口部を有し外部ベースの一部を覆う第1の絶縁膜6が形成されており、開口部には多結晶シリコンからなるエミッタ電極11が接続されている。第1の絶縁膜6の上面を覆いエミッタ電極11の側面の外周を覆う側壁状の第2の絶縁膜8が形成されており、さらに第2の絶縁膜8の全外周と前記第1の絶縁膜6の側面を覆う第3の絶縁膜10が形成されている。エミッタ13と外部ベースの高濃度領域9との距離は、第2の絶縁膜8の底部での幅で規定され、一定に保持される。また、第2の絶縁膜8の形成にエミッタ電極11のダミーパターンを用いることにより、バラツキ幅の小さい、再現性に優れた製造方法となる。



#### 【特許請求の範囲】

【請求項1】 半導体基板に第1導電型のコレクタ層、 第2 導電型のエピタキシャル層を含むベース層が順に形 成され、前記ベース層内に島状に第1導電型のエミッタ が形成されており、前記ベース層は前記エミッタ直下の 真性ベースとその外側の外部ベースとからなり、前記ベ ース層上に、前記エミッタの上に開口部を有し外縁が前 記外部ベース上にある、第1の絶縁膜が形成されてお り、前記開口部において多結晶シリコンからなるエミッ 夕電極が前記エミッタに接続され、前記第1の絶縁膜の 上面を覆い前記エミッタ電極の側面の外周を覆う側壁状 の第2の絶縁膜が形成されており、さらに前記第2の絶 縁膜の全外周と前記第1の絶縁膜の側面を覆う第3の絶 縁膜が形成されており、前記エミッタ電極はその上部が 前記第3の絶縁膜上まで延びて配置されているヘテロバ イポーラトランジスタを備えることを特徴とする半導体 装置。

【請求項2】 前記第2の絶縁膜で囲まれた領域の外側にある前記外部ベースは、その上面に金属シリサイド層が設けられていることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記半導体基板はシリコン基板またはSOI (Silicone OnInsulator) 基板であり、前記コレクタ層はシリコンを主材料としており、前記ベース層は、少なくともその一部にシリコンとゲルマニウムの混晶層がエピタキシャル法によって形成されていることを特徴とする請求項1または2に記載の半導体装置。

【請求項4】 半導体基板上に第1導電型のコレクタ層 を成膜し、酸化膜により素子分離されたコレクタ領域を 形成する工程と、前記コレクタ領域とその周囲の酸化膜 領域に、少なくともシリコンとゲルマニウムを含有する 第2 導電型のエピタキシャル膜を含むベース層を形成す る工程と、前記ベース層の表面を酸化して第1の絶縁膜 を形成する工程と、前記第1の絶縁膜上に前記コレクタ 領域上に位置するように多結晶シリコンまたは窒化シリ コンからなるエミッタ電極のダミーパターンを形成する 工程と、前記ダミーパターンの周囲の前記第1の絶縁膜 上に側壁状の第2の絶縁膜を形成する工程と、前記第1 および第2の絶縁膜を覆い、前記基板全面に第3の絶縁 膜を形成する工程と、前記第3の絶縁膜の前記ダミーパ ターンに対応する位置を開口して、前記ダミーパターン およびその直下の前記第1の絶縁膜を除去して空隙部を 形成する工程と、前記空隙部を埋め込むとともに上部が 前記第3の絶縁膜上に露出する第1導電型の多結晶シリ コンによるエミッタ電極を形成する工程とを有すること を特徴とする半導体装置の製造方法。

【請求項5】 半導体基板上に第1導電型のコレクタ層を成膜し、酸化膜により素子分離されたコレクタ領域を形成する工程と、前記コレクタ領域とその周囲の酸化膜領域に、少なくともシリコンとゲルマニウムを含有する

2

第2導電型のエピタキシャル膜を含むベース層を形成す る工程と、前記ベース層の表面を酸化した後、基板全面 に酸化シリコン膜を成膜して第1の絶縁膜を形成する工 程と、エミッタ電極が形成される領域の外側の前記第1 の絶縁膜を、所定の厚さを残してエッチングにより除去 して前記エミッタ電極のダミーパターンを形成する工程 と、前記ダミーパターンの周囲の前記第1の絶縁膜上に 側壁状の第2の絶縁膜を形成する工程と、前記第1およ び第2の絶縁膜を覆い、前記基板全面に第3の絶縁膜を 形成する工程と、前記第3の絶縁膜の前記ダミーパター ンに対応する位置を開口して、前記ダミーパターンおよ びその直下の前記第1の絶縁膜を除去して空隙部を形成 する工程と、前記空隙部を埋め込むとともに上部が前記 第3の絶縁膜上に露出する第1導電型の多結晶シリコン によるエミッタ電極を形成する工程とを有することを特 徴とする半導体装置の製造方法。

【請求項6】 前記側壁状の第2の絶縁膜を形成した後に、前記第2の絶縁膜の外側に位置する前記第1の絶縁膜を除去する工程と、前記第2の絶縁膜より外側に位置する第2導電型の前記ベース層表面に金属シリサイド膜を形成する工程と、その後、前記第3の絶縁膜を形成する工程とを有することを特徴とする請求項4または5に記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、バイポーラトランジスタを備える半導体装置およびその製造方法に関し、特に、ベース層をエピタキシャル法によって形成するへテロ接合バイポーラトランジスタを備える半導体装置およびその製造方法に関するものである。

#### [0002]

【従来の技術】従来技術としては、例えば図6に示すようなバイポーラトランジスタ構造がある。図7(A)~(C)にその概略の製造工程を示す。以下、この例に沿って従来技術について説明する。

【0003】図7(A)に示すように、半導体基板21に第1導電型のサブコレクタ層22を設け、その上にコレクタ層を成膜後、フィールド酸化膜23で素子分離しコレクタ24を形成する。続いて図7(B)に示すように、コレクタ24とその周辺のフィールド酸化膜23上に、第2導電型のエピタキシャル膜を含むベース層25を設け、つづいて基板表面の全面に絶縁膜26を成膜して、エミッタを形成する領域の絶縁膜26をエッチングして開口部60とする。これとは別に、コレクタ電極を形成する領域の絶縁膜26およびフィールド酸化膜23をエッチングして開口部61とする。この後、図7

(C) に示すように、多結晶シリコンからなるエミッタ 電極27を、開口部60を埋めるように成膜、パターニ ングして形成し、その外側に位置するベース層25上の 絶縁膜26をエッチング除去する。同時に、開口部61 に多結晶シリコンからなるコレクタ電極28を形成する。続いて、エミッタ電極27の多結晶シリコンからのドーパントの熱拡散によりエミッタ29直下の領域は真性ベース50と呼ばれる。真性ベース50と呼ばれる。真性ベース50と呼ばれる。真性ベース50より外側のベースの領域は外部ベースと呼ばれ、後に形成するベース電極33を接続するベース引き出し電極として作用する。外部ベースのほぼ全域に、エミッタ電極27をマスクにした第2導電型のドーパントのイオン注入をおこない、外部ベース中の高濃度領域30を形成する。外部ベースの一部は、真性ベース50と高濃度領域30の間に、低濃度領域55として残る。

【0004】バイポーラトランジスタの動作における電子などのキャリアのふるまいを図6のトランジスタの例で定性的に表現すると、エミッタ29からコレクタ24への真性ベース50を垂直に貫通するキャリア(ベースにとっては少数キャリア)の流れと、エミッタ29からベース電極33への外部ベース領域55、30を水平に移動するキャリア(電子拡散電流と正孔拡散電流の双方向)の流れに大別される。前者がコレクタ電流に相当し、後者がベース電流に相当する。エミッタ接地動作での電流増幅率はコレクタ電流をベース電流で割った値で定義され、これを大きくするために、エミッタ29のドーパント濃度をベース層25のドーパント濃度より高くし、ベース層25の膜厚を薄くして相対的にベース電流を減少させる。

【0005】エミッタ29とベース層25のバンドギャ ップに段差を持たせてヘテロ接合バイポーラトランジス タとした場合、バンドギャップの差がベース層25の多 数キャリアの拡散電流を相対的に抑制する効果を有して おり更にベース電流を低減できるため、ベース層25の ドーパント濃度を高くしてもそれが原因でエミッタ接地 の電流増幅率が著しく低下してしまう心配がない。この ことから、ヘテロ接合バイポーラトランジスタではベー ス層25のドーパント濃度を高めて、素子全体のベース 抵抗をできるだけ低抵抗化させる手段が取られる。しか しながら、エミッタ29のドーパント濃度もそれ以上に 高めているので、エミッタ・ベース接合部が高濃度接合 となり、それに起因してエミッタ/ベース間のリーク電 流が大きくなるという問題があるため、エミッタ29と 接する真性ベース50のドーパント濃度を高くすること には限界がある。

【0006】そこで、ベース引き出し電極部での抵抗を小さくして素子全体のベース抵抗を低減するために、外部ベース領域の一部にイオンを注入して低抵抗化させ、高濃度領域30を形成している。図6の例においてはエミッタ電極27をマスクにしてイオン注入をおこなうことにより、エミッタ29と外部ベースの高濃度領域30の間には低濃度領域55を残しておくことが可能である。このとき、熱拡散によるドーパントの再分布など

Δ

で、イオン注入した低抵抗な高濃度領域30と高濃度のエミッタ29が接すると、前述したエミッタ/ベース間のリーク電流を引き起こすことに注意する必要がある。また、図6において、ベース層25の表面に接する絶縁膜26をシリコンの酸化プロセスではなく、プラズマCVDなどの成膜プロセスによって形成すると、ベース層と絶縁膜の界面に存在する欠陥が多くなり、エミッタ29と外部ベースの高濃度領域30の間に欠陥を介してキャリアが移動し、見掛け上エミッタ/ベース間のリーク電流のもうひとつの重大な経路となる場合がある。このようなリーク電流は当然回路動作にとって好ましくないものである。

【0007】高周波性能を向上するため平面的な寸法を より微細化し、エミッタやベースのドーパント濃度をよ り高く設計する傾向にあり、上述したリーク電流を低く 抑えることが重大な問題となってきた。したがって、平 面的な寸法上で、エミッタ領域29と外部ベースの高濃 度領域30が接することがないように設計しなければな らない。しかしながら、両者の間の距離が増すことによ ってベース抵抗が増加するため、その距離は一定に製造 されなければ素子特性が安定しない。図8に重要な部分 を拡大し、これを用いて詳述する。図8において、エミ ッタ29と外部ベースの高濃度領域30の間の設計上の 距離は、図中に示したAおよびA'である。外部ベース の高濃度領域30を形成するイオン注入域の境界は、エ ミッタ電極27を形成するフォトリソグラフィーによっ て規定されており、エミッタ29の位置を決める絶縁膜 26の開口部を形成するフォトリソグラフィーとは別工 程での位置合わせとなる。このことから、距離A、A' の寸法は2度のフォトリソグラフィー間の合わせズレに よって変動するため、AとA'を等しく且つ所定の値に することは困難である。

【0008】実際のエミッタ29と外部ベースの高濃度領域30との間の距離は、それぞれの形成時の熱処理によって、ドーパントが所定の距離だけ広がる影響を受ける。図8において、エミッタ29の広がりをB、B'で、外部ベースの高濃度領域30の広がりをC、C'で示す。熱処理による拡散は半導体層の材質や結晶性、熱処理条件に依存するが、固定された条件ではほぼ一定の広がりと見なして差し支えない。従って通常はBとB'、CとC'はそれぞれ等しく、上述のA、A'の変動はそのままエミッタ29と高濃度領域30との間の距離の変動につながることになる。

[0009]

【発明が解決しようとする課題】以上に詳述したような 従来構造では、エミッタ/ベース間のリーク電流が増加 しない範囲で最短の距離にすることが望ましいA、A' を、両方等しくかつ所定の値とすることは困難であっ た。A、A'の製造工程でのバラツキの結果は、エミッ タ/ベース間のリーク電流、更には高周波性能のバラツ

キとして現れる。そのため、検査工程で一定以下の性能品を不良として歩留まりを犠牲にするか、フォトリソグラフィー精度の余裕を見込んだ設計で素子寸法を大きくして高周波性能を犠牲にするか、どちらかの方策を取らなければならなという問題点があった。

【0010】本発明は、上記の課題を解決するためになされたものであって、従来の問題点を解決して、リーク電流が充分に小さく、高周波性能に優れた新規構造のヘテロ接合パイポーラトランジスタを備える半導体装置を提供すること、また、他の特性を犠牲にすることなく、高周波性能や低リーク電流を再現性良く維持できる、ヘテロ接合パイポーラトランジスタを備える半導体装置の製造方法を提供することを目的とする。

#### [0011]

【課題を解決するための手段】上記の目的を達成するた めに、本発明の半導体装置は、半導体基板に第1導電型 のコレクタ層、第2導電型のエピタキシャル層を含むべ ース層が順に形成され、前記ベース層内に島状に第1導 電型のエミッタが形成されており、前記ベース層は前記 エミッタ直下の真性ベースとその外側の外部ベースから なり、前記ベース層上に、前記エミッタ上に開口部を有 し外縁が前記外部ベース上にある、第1の絶縁膜が形成 されており、前記開口部において多結晶シリコンからな るエミッタ電極が前記エミッタに接続され、前記第1の 絶縁膜の上面を覆い前記エミッタ電極の側面の外周を覆 う側壁状の第2の絶縁膜が形成されており、さらに前記 第2の絶縁膜の全外周と前記第1の絶縁膜の側面を覆う 第3の絶縁膜が形成されており、前記エミッタ電極はそ の上部が前記第3の絶縁膜上まで延びて配置されている ヘテロバイポーラトランジスタを備えることを特徴とす る。

【0012】これにより、側壁状の第2の絶縁膜がエミッタと外部ベースの高濃度領域の距離を再現性良く一定に保ち、従来例よりも微細な距離で確実に領域を分離することができる。その結果、エミッタ/ベース間のリーク電流を増加させずに高周波化が可能となり、高周波性能に優れたヘテロ接合バイポーラトランジスタ有する半導体装置を実現できる。

【0013】上記構成に加えて、本発明は、側壁状の第2の絶縁膜で囲まれた領域の外側にある外部ベースの表面に、金属シリサイド層を形成する構造としてもよい。このような構造においては、外部ベース抵抗を大幅に低減できるため、同一寸法の素子における高周波特性をさらに向上させることができる。

【0014】また、本発明において、半導体基板はシリコン基板またはSOI基板を用い、前記コレクタ層はシリコンを主材料としており、前記ペース層は少なくともその一部にゲルマニウムを含む混晶層をエピタキシャル法によって形成した構造とすることができる。この場合には、シリコンを用いたCMOSなどの素子が容易に集50

6

積できるため、Bi-CMOSなどの高性能な回路を有する半導体装置が単一基板上に構成できる。

【0015】本発明の半導体装置は、半導体基板上に第 1 導電型のコレクタ層を成膜し、酸化膜により素子分離 されたコレクタ領域を形成する工程と、前記コレクタ領 域とその周囲の酸化膜領域に、少なくともシリコンとゲ ルマニウムを含有する第2導電型のエピタキシャル膜を 含むベース層を形成する工程と、前記ベース層の表面を 酸化して第1の絶縁膜を形成する工程と、前記第1の絶 縁膜上に前記コレクタ領域上に位置するように多結晶シ リコンまたは窒化シリコンからなるエミッタ電極のダミ ーパターンを形成する工程と、前記ダミーパターンの周 囲の前記第1の絶縁膜上に側壁状の第2の絶縁膜を形成 する工程と、前記第1および第2の絶縁膜を覆い、前記 基板全面に第3の絶縁膜を形成する工程と、前記第3の 絶縁膜の前記ダミーパターンに対応する位置を開口し て、前記ダミーパターンおよびその直下の前記第1の絶 縁膜を除去して空隙部を形成する工程と、前記空隙部を 埋め込むとともに上部が前記第3の絶縁膜上に露出する 第1 導電型の多結晶シリコンによるエミッタ電極を形成 する工程とを有することにより実現できる。このような 製造プロセスは工程の制御が容易であり、再現性に優れ ている。また第1の絶縁膜が、ベース層の素子特性に影 響する領域をエッチング時の加工ダメージ等から保護し ており、高周波特性に優れたヘテロ接合バイポーラトラ ンジスタを有する半導体装置を歩留り良く製造すること

【0016】さらに本発明は、半導体基板上に第1導電 型のコレクタ層を成膜し、酸化膜により素子分離された コレクタ領域を形成する工程と、前記コレクタ領域とそ の周囲の酸化膜領域に、少なくともシリコンとゲルマニ ウムを含有する第2導電型のエピタキシャル膜を含むべ 一ス層を形成する工程と、前記ベース層の表面を酸化し た後、基板全面に酸化シリコン膜を成膜して第1の絶縁 膜を形成する工程と、エミッタ電極が形成される領域の 外側の前記第1の絶縁膜を、所定の厚さを残してエッチ ングにより除去して前記エミッタ電極のダミーパターン を形成する工程と、前記ダミーパターンの周囲の前記第 1の絶縁膜上に側壁状の第2の絶縁膜を形成する工程 と、前記第1および第2の絶縁膜を覆い、前記基板全面 に第3の絶縁膜を形成する工程と、前記第3の絶縁膜の 前記ダミーパターンに対応する位置を開口して、前記ダ ミーパターンおよびその直下の前記第1の絶縁膜を除去 して空隙部を形成する工程と、前記空隙部を埋め込むと ともに上部が前記第3の絶縁膜上に露出する第1導電型 の多結晶シリコンによるエミッタ電極を形成する方法で 製造してもよい。この方法によると、ダミーパターンと 第1の絶縁膜を除去して空隙部を形成する工程が一括し てできるため、工程がより単純で製造しやすいという効 果がある。

【0017】また、本発明において、側壁状の第2の絶縁膜を形成した後に、第2の絶縁膜の外側に位置する第1の絶縁膜を除去する工程と、第2の絶縁膜より外側に位置する第2導電型のベース層表面に金属シリサイド膜を形成する工程とを有し、その後、第3の絶縁膜を形成する工程をおこなうことにより、側壁状の第2の絶縁膜で囲まれた領域の外側にある外部ベース領域の表面に、金属シリサイド層を形成する製造方法を付加することができる。この場合には、外部ベース抵抗を大幅に低減できるため、同一寸法の素子における高周波特性をさらに向上させることができる。

#### [0018]

【発明の実施の形態】[第1の実施の形態]以下、本発 明の第1の実施の形態を図1および図2を参照して説明 する。図1は本発明の半導体装置の模式断面である。半 導体基板1に第1導電型のサブコレクタ層2を設け、コ レクタ層を成膜後、フィールド酸化膜3で素子分離し、 第1 導電型のコレクタ 4 を形成している。ベース層 5 は 真性ベース70とその外側の外部ベースとからなり、外 部ペースは低濃度領域75と、第2導電型のドーパント の高濃度領域9とからなっている。ベース層5の上に開 口部を有する第1の絶縁膜6が形成されており、開口部 には多結晶シリコンからなるエミッタ電極11が接続さ れており、多結晶シリコンからの第1導電型のドーパン トの拡散によりエミッタ13が形成されている。第1の 絶縁膜6は、低濃度領域75を覆い、その一部は高濃度 領域9の表面に延びている。第1の絶縁膜6の上面を覆 いエミッタ電極11の側面の外周を覆う側壁状の第2の 絶縁膜8が形成されており、さらに第2の絶縁膜8の全 外周と第1の絶縁膜6の側面を覆う第3の絶縁膜10が 形成されている。

[0019] 図2 (A)  $\sim$  (D)、図3 (A)  $\sim$  (C) に本発明の主要な断面を工程毎に示し、工程順に製造方 法を説明する。公知の製造方法により、図2(A)に示 すように、膜厚7500Åのフィールド酸化膜3で素子 分離をおこない、素子部には厚さ8000Åのn-型の コレクタ4を形成した。次いで、ゲルマニウムを含有す るp型のエピタキシャル膜からなるベース層5を成膜、 パターニングした後、その表面を熱酸化して膜厚80Å の第1の絶縁膜6を形成した。ベース層5は、減圧CV D装置を用いて、コレクタ4との界面にバッファ層を1 00Åの厚さでゲルマニウム濃度20%のSiGe膜を 成膜し、その上に同じゲルマニウム濃度でボロンを1× 10<sup>19</sup>cm-<sup>3</sup>ドーピングして膜厚300Å成膜し、さらに 膜厚300Åのシリコン膜を成膜した構成である。これ らの膜はコレクタ4上では単結晶エピタキシャル成長 し、フィールド酸化膜3上で多結晶成長する。

【0020】次いで、図2(B)に示すように、エミッタを形成する領域にエミッタ形状に対応するダミーパターン7を、減圧CVDにより多結晶シリコンを膜厚50

8

00人成膜した後にフォトリソグラフィーとRIE(反応性イオンエッチング)により形成し、次に全面に窒化シリコン膜8をプラズマCVDにより膜厚6000人で成膜した。続いて、図2(C)に示すように、RIEにより窒化シリコン膜8を全面エッチングすることにより、段差のあるダミーパターン7の側壁に第2の絶縁膜8の最を残した。形成された側壁状の第2の絶縁膜8の最大高さと最大幅は各々約0.5ミクロンと約0.3ミクロンであった。このとき、第2の絶縁膜8がエッチングしたが、ダミーパターン7および側壁状の第2の絶縁膜8がマスクされる領域では第1の絶縁膜6もエッチングしたが、ダミーパターン7および側壁状の第2の絶縁膜8がマスクとなり、エミッタを形成する領域とその近傍は第1の絶縁膜6への加工ダメージが起こらず、この領域においてはベース層が第1の絶縁膜6によってプロセス汚染や加工ダメージから保護された状況が持続される。

【0021】次いで、図2(D)に示すように、ダミーパターン7および側壁状の第2の絶縁膜8をマスクとしたBF2+のイオン注入を加速電圧30keV、ドーズ量2×10<sup>15cm-2</sup>の条件にておこない、p+型の高濃度領域9を形成した。その後、膜厚6000Åで全体を覆うように常圧CVDによる酸化シリコンで成膜した第3の絶縁膜10に対して、段差を少なくするようにレジストを用いたエッチバック法で平坦化処理を行った。この平坦化処理は、段差形状が異なる場合、次工程でのフォトリソグラフィー条件を同一にするために効果的である。図2の例では、イオン注入によりp+型とする外部ベースの高濃度領域9上の第1の絶縁膜6は先に除去されているが、イオン注入時の汚染防止のためには第1の絶縁膜6を残しておくほうがより望ましい。

【0022】この後、図3(A)に示すように、第3の 絶縁膜10のエミッタ領域を開口し、ダミーパターン7 および第1の絶縁膜6のエミッタ領域のみをエッチング により選択除去した。第3の絶縁膜10の開口部はダミーパターン7にマスク合わせをおこない位置決めされるが、合わせズレが生じるため、ダミーパターン7より0.2ミクロン狭い開口幅で設計した。ダミーパターン7を選択的にエッチングで除去した後に、第1の絶縁膜6をエッチングする際に、第3の絶縁膜10の開口にサイドエッチングが進行するため、開口幅を狭くしたことの実質的な問題は起こらない。また、合わせズレでダミーパターン7より外側に第3の絶縁膜10の開口部が偏った場合にも、第2の絶縁膜8の底部の幅以内であるので、不良の発生には至らない。他の方法として、図2

(D) で前述したエッチバックの際にダミーパターン7が露出するまでエッチングをおこなえばマスク合わせを必要としないセルフアライン工程が可能であり、とりわけエミッタ13の幅をフォトリソグラフィーの最小寸法に微細化するときに効果的である。

【0023】次に、図3(B)に示すように、リンを4×10<sup>20</sup>cm<sup>-3</sup>ドーピングした膜厚5000Åの多結晶シ

リコンを成膜、パターニングしてエミッタ電極 11 を形成し、その後ドーパントの熱拡散によりエミッタ 13 を形成した。この熱拡散処理でのボロンの拡散により、ボロンの高濃度領域 9 がエミッタ 13 に近づいて形成されるので、熱拡散処理条件、および第 2 の絶縁膜 8 の底部の幅を最適化する必要がある。本実施の形態では、熱拡散処理の条件を 850  $\mathbb{C} \times 30$  秒とした。また、図 3

(C) に示すように、多結晶シリコンからなるエミッタ電極11のパターニングに引き続き、第3の絶縁膜10をエッチングして、ベース電極16の接続部から絶縁膜10を除去しておくこともできる。なお、ヘテロ構造としては上述のSiGe膜に限定されず、炭素を添加したSiGeC膜をベースやエミッタ等に用いた構造であってもよい。

【0024】このようにして、外部ベースの高濃度領域 9からエミッタ13を一定距離で分離することができ た。このとき、あらかじめ形成している第1の絶縁膜6 がエミッタ/ベース間のリーク電流防止とエミッタ5の 形成前のプロセス汚染や加工ダメージの低減を兼ね、側 壁状の第2の絶縁膜8がエミッタ13および多結晶シリ コンからなるエミッタ電極11と外部ベースの高濃度領 域9の距離を一定に保ち、第3の絶縁膜10が前記エミ ッタ電極11の絶縁分離を確実にする役目を果たす。こ うして形成したヘテロ接合バイポーラトランジスタは、 第2の絶縁膜8の底部での幅が0.2ミクロンないし 0. 5ミクロンの範囲の幅であることが、リーク電流を 増加させずに高周波化するために望ましい。この場合 に、前記第2の絶縁膜8の高さは最も高い所が0.3ミ クロンないし1ミクロンとなる範囲で製造可能であっ た。発明人らのデータでは、第2の絶縁膜8の底部での 幅は0.3ミクロン、高さは0.5ミクロンの形成条件 が最適値であった。

【0025】前記の3種類の絶縁膜はその構造上から絶縁性が要求されるが、一方、ダミーパターン7は絶縁材料であっても絶縁材料でなくてもかまわない。このため、ダミーパターン7および側壁状の第2の絶縁膜8の材料は、図1に示すような形状を実現できる組合せであれば任意に選ぶことが可能である。このような組み合わせとして、ダミーパターン7に多結晶シリコンを、第2の絶縁膜8に窒化シリコン膜を用いた組み合わせでは、第1の絶縁膜6の材料である酸化シリコンの膜厚は、表面の汚染からデバイスを保護するために必要な膜厚である50Åから、図3(A)の窓開け寸法にサイドエッチングの影響が生じ始める膜厚である1000Åまで選択可能であった。

【0026】ダミーパターン7および側壁状の第2の絶縁膜8の材料の、第2の組み合わせ例として、ダミーパターン7に多結晶シリコンを、第2の絶縁膜8に酸化シリコン膜を用いることができる。同様に、ダミーパターン7および側壁状の第2の絶縁膜8の材料の、第3の組 50

1(

み合わせ例として、ダミーパターン7に窒化シリコンを用い、第2の絶縁膜8に酸化シリコンを用いることができる。いずれの場合も、第1の絶縁膜6と第2の絶縁膜8のエッチング選択性が小さいため、図3(A)における第1の絶縁膜6のエミッタ開口部を除去する工程でダミーパターン7の加工幅よりサイドエッチングの広がりが生じる。このような場合には、第1の絶縁膜6を50Åから100Åまでの厚さに薄くしておくことでサイドエッチングの広がりを0.1ミクロン以内に抑えるように対策できた。

【0027】[第2の実施の形態] ダミーパターン7および側壁状の第2の絶縁膜8の材料の、第4の組み合わせ例として、ダミーパターン7に酸化シリコンを、第2の絶縁膜8に窒化シリコン膜を用いた第2の実施形態の工程を図4(A)~(D)に示す。ダミーパターン7の酸化シリコンを形成する第1の絶縁膜6は、膜厚80Åの熱酸化膜と、連続して常圧CVDにより成膜した膜厚5000Åの酸化シリコン膜の積層膜である。図4

(B) に示すように、フォトリソグラフィーにより第1 の絶縁膜6をエッチングする際に、エッチオフしてしまわずに第1の絶縁膜6の残り膜厚が700Åとなるように途中でエッチングを停止することによりダミーパターン7を形成した。この場合は、エッチング後に第1の絶縁膜6の残り膜厚は1000Å以下としておくことが好ましい。このとき、図4(C)における第2の絶縁膜8の底部での幅は0.3ミクロン、高さは0.4ミクロンの形状が代表的であった。図4(D)の形状は図2

(D) と同一であり、以後の工程は、第1の実施の形態の場合と同様である。

【0028】 [第3の実施の形態] 図5 (A) ~ (D) には、図4に示した実施例において外部ベース抵抗を大幅に低減するために、エミッタ13近傍以外の外部ベース部には金属シリサイドを形成した、第3の実施形態の工程を示す。本発明においては、ダミーパターン7の側壁に選択的に形成された第2の絶縁膜8より外周に位置する第1の絶縁膜6を除去するとともに、ダミーパターン7を除去する前に外部ベース部のシリコン表面に金属シリサイドを形成する工程を追加することが可能である。

【0029】図4(C)に示すように、ダミーパターン7を形成と側壁状の第2の絶縁膜8を形成し、第2の絶縁膜8がエッチングされる領域では第1の絶縁膜6もエッチングし、続いて図5(A)に示すように、外部ベース領域にボロンのイオン注入を行い、次に、公知の方法で金属チタンを成膜後に熱処理することによりシリサイド化させ、未反応の金属チタン層を除去して膜厚200Å程度のチタンシリサイド層18を選択的に形成した。このように選択的にシリサイドを形成できる金属としてはチタンのほかに、コバルトやタングステン、ニッケル、クロム等がある。

【0030】この後に、図5 (B)  $\sim$  (D) に示すように、全体を覆うように形成した第3の絶縁膜10に対してエミッタ領域を開口し、ダミーパターン7および第1の絶縁膜6のエミッタ領域のみをエッチングにより選択除去し、エミッタ電極11を形成してエミッタ13を形成した。従来のシリサイド工程はエミッタ電極11を形成した後に、その外側の外部ベース部のシリコン表面に金属シリサイドを形成していたので、従来例で説明したパラツキ要因は同様の影響をもたらす。本発明では第2の絶縁膜8の厚みにより、エミッタ13との距離を最短にしたチタンシリサイド層18を付加でき、これを用いない場合に比べて外部ベース抵抗が10分の1以下に低減され、高周波性能をパラツキなく向上することができた。

#### [0031]

【発明の効果】以上、本発明によれば、エミッタと外部ベースの高濃度領域を最短距離で分離することができ、エミッタ、ベース間のリーク電流を増加させずに高周波性能の向上したヘテロ接合バイポーラトランジスタを備える半導体装置を得ることができる。また、本発明の製造方法により、前述の半導体装置を歩留り良く製造することが実現できる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態により得られる半導体 装置の模式断面図である。

【図2】図1に示す半導体装置の製造方法を示す工程毎の断面図である。

12

\*【図3】図2に続く工程毎の断面図である。

【図4】本発明の第2の実施形態により得られる半導体 装置の工程毎の断面図である。

【図5】本発明の第3の実施形態により得られる半導体 装置の工程毎の断面図である。

【図6】従来の半導体装置の一例を示す模式断面図である。

【図7】図6に示す半導体装置の製造方法を示す工程毎の断面図である。

[0 【図8】図6に示す半導体装置の一部を拡大した断面図である。

#### 【符号の説明】

1、21 半導体基板

2、22 サプコレクタ層

3、23 フィールド酸化膜

4、24 コレクタ

5、25 ペース層

50、70 真性ペース

9、30 外部ベースの高濃度領域

55、75 外部ペースの低濃度領域

6、26 第1の絶縁膜

7 ダミーパターン

8 第2の絶縁膜


10 第3の絶縁膜


11、27 エミッタ電極


12、28 コレクタ電極


13、29 エミッタ

#### 【図1】









# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
A FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.